Ponte Vecchio de Intel y Zen 3 de AMD muestran la promesa de la tecnología avanzada de empaquetado de semiconductores

Intel y AMD discutieron algunos de sus diseños de chips más avanzados en la Conferencia Internacional de Circuitos de Estado Sólido esta semana, y destacaron el papel que juegan los empaques avanzados en sus futuros productos de chips de gama alta. En ambos casos, las impresionantes nuevas capacidades de rendimiento provienen de enfoques modulares que combinan componentes básicos fabricados en diferentes fábricas utilizando diferentes procesos de fabricación. Ilustra el gran potencial del empaquetado de chips en el futuro de la innovación de semiconductores.

El mercado objetivo de Intel para Ponte Vecchio es un módulo de alto rendimiento que se integrará en grandes sistemas de centros de datos. Es una unidad de procesamiento de gráficos (GPU) y está diseñada para aplicaciones en inteligencia artificial, aprendizaje automático y gráficos por computadora. Lleva el nombre del puente de piedra medieval que conecta la Piazza della Signoria en un lado del río Arno en Florencia, Italia, con el Pallazzo Pitti en el otro lado. Uno de los aspectos más destacados del diseño es cómo conecta una multitud de chiplets especializados: bloques de construcción de circuitos integrados que deben combinarse para crear sistemas completos.

Ponte Vecchio utiliza ocho "placas" fabricadas en el proceso de 5 nm más avanzado de Taiwan Semiconductor Manufacturing Company (TSMC). Cada mosaico tiene ocho "X^e” núcleos, y cada uno de los ocho núcleos a su vez tiene ocho vectores y ocho motores matriciales especializados. Los mosaicos se colocan encima de un "mosaico base", que los conecta con la memoria y el mundo exterior con un interruptor gigante. Esta loseta base se construye utilizando el proceso "Intel 7" de la empresa, que es un nuevo nombre para el proceso de fabricación mejorado SuperFin de 10 nm de la empresa. También hay un sistema de memoria de alto rendimiento llamado "RAMBO", que significa Random Access Memory, Bandwidth Optimized, que se construyó sobre un mosaico base utilizando la tecnología de interconexión Intel 7 Foveros. También se incorporan muchos otros bloques de construcción.

El diseño del Ponte Vecchio es un caso de estudio de integración heterogénea: combina 63 mosaicos diferentes (47 que realizan funciones informáticas y 16 para la gestión térmica) con un total de más de 100 77.5 millones de transistores en un solo paquete de 62.5 x 3 mm (aproximadamente 2.5 x XNUMX pulgadas). No fue hace tanto tiempo cuando tanta potencia informática llenó un almacén y requirió su propia conexión a la red eléctrica. Los desafíos de ingeniería en un diseño de este tipo son abundantes:

Conectando todas las partes. Los diseñadores necesitan una forma de mover señales entre todos los chips dispares. En los viejos tiempos, esto se hacía con cables o pistas en placas de circuito impreso, y los chips se unían soldándolos a las placas. Pero eso se agotó hace mucho tiempo, a medida que aumentaba el número de señales y la velocidad. Si pone todo en un solo chip, puede conectarlos con rastros de metal en la parte posterior del proceso de fabricación. Si desea utilizar varios chips, eso significa que necesita muchos pines de conexión y desea que las distancias de conexión sean cortas. Intel utiliza dos tecnologías para respaldar esto. El primero es su "puente de interconexión de matriz múltiple integrado" (EMIB), que está hecho de una pequeña astilla de silicio que puede proporcionar cientos o miles de conexiones a la vez, y la segunda es su tecnología de apilamiento de matriz a matriz Foveros. utilizado en su procesador móvil Lakefield.

Asegurarse de que todas las partes estén sincronizadas. Una vez que conecta muchas piezas dispares, debe asegurarse de que todas las partes puedan comunicarse entre sí en sincronía. Esto generalmente significa distribuir una señal de tiempo conocida como reloj, para que todos los chips puedan funcionar al mismo tiempo. Esto resulta no ser trivial, ya que las señales tienden a distorsionarse y el entorno es muy ruidoso, con muchas señales rebotando. Cada mosaico de cómputo, por ejemplo, tiene más de 7,000 conexiones en un espacio de 40 milímetros cuadrados, por lo que es mucho para mantener sincronizado.

Manejar el calor. Cada una de las losetas modulares requiere mucha energía, y entregarla de manera uniforme en toda la superficie mientras se elimina el calor que se genera es un gran desafío. Los chips de memoria se han apilado durante algún tiempo, pero el calor que se genera se distribuye de manera bastante uniforme. Los chips o mosaicos del procesador pueden tener puntos calientes dependiendo de la intensidad con la que se utilicen, y la gestión del calor en una pila de chips 3D no es fácil. Intel utilizó un proceso de metalización para la parte posterior de los chips y los integró con disipadores de calor para manejar los 600 vatios proyectados producidos por el sistema Ponte Vecchio.

Los resultados de laboratorio iniciales que informó Intel incluyeron un rendimiento de >45 teraflops. La supercomputadora Aurora que se está construyendo en los Laboratorios Nacionales de Argonne utilizará más de 54,000 18,000 Ponte Vecchio junto con más de 2 1,000 procesadores Xeon de última generación. Aurora tiene un rendimiento máximo objetivo de más de 1990 Exaflops, que es 100 veces más que una máquina Teraflop. A mediados de la década de XNUMX, cuando yo estaba en el negocio de las supercomputadoras, una máquina de un Teraflop era un proyecto científico de XNUMX millones de dólares.

Zen 3 de AMD

AMD habló sobre su núcleo de microprocesador Zen 3 de segunda generación basado en el proceso de 7 nm de TSMC. Este núcleo de microprocesador fue diseñado para usarse en todos los segmentos de mercado de AMD, desde dispositivos móviles de bajo consumo, computadoras de escritorio y hasta sus servidores de centro de datos más potentes. El principio central de esta estrategia fue empaquetar su núcleo Zen 3 con funciones de soporte como un "complejo central" en un solo chiplet, que sirvió como bloques de construcción modulares muy parecidos a los mosaicos de Intel. Por lo tanto, podrían empaquetar ocho chipsets juntos para una computadora de escritorio o un servidor de alto rendimiento, o cuatro chipsets para un sistema de valor, como un sistema doméstico barato que podría comprar. AMD también apila chips verticalmente mediante lo que se denominan vías de silicio (TSV), una forma de conectar varios chips colocados uno encima del otro. También podría combinar de dos a ocho de estos chipsets con un troquel de servidor fabricado en un proceso GlobalFoundries de 12 nm para hacer sus 3^rd chips de servidor EPYC de última generación.

La gran oportunidad que destacan Ponte Vecchio y Zen 3 es la capacidad de mezclar y combinar chips fabricados con diferentes procesos. En el caso de Intel, esto incluía partes hechas tanto por sí mismo como por los procesos más avanzados de TSMC. AMD podría combinar partes de TSMC y GlobalFoundries. Una gran ventaja de conectar chips o mosaicos más pequeños en lugar de construir un solo chip grande es que los más pequeños tendrán mejores rendimientos de fabricación y, por lo tanto, serán menos costosos. También puede mezclar y combinar nuevos chiplets con otros más antiguos que sabe que son buenos o que se fabrican en un proceso menos costoso.

Tanto los diseños de AMD como los de Intel son técnicos. viajes de fuerza. Sin duda representan mucho trabajo duro y aprendizaje, y representan enormes inversiones de recursos. Pero así como IBM introdujo subsistemas modulares en su mainframe System/360 en la década de 1960, y las computadoras personales se volvieron modulares en la década de 1980, la partición modular de los microsistemas de silicio, ejemplificada por estos dos diseños y habilitada por el empaque de chips avanzados, presagia un cambio tecnológico significativo. De acuerdo, muchas de las capacidades que se muestran aquí todavía están fuera del alcance de la mayoría de las empresas emergentes, pero podemos imaginar que cuando la tecnología se vuelva más accesible, desencadenará una ola de innovación de combinación y combinación.